日前在舊金山舉辦的2021 IEEE國際電子器件會議（IEDM）上，英特爾公布了在封裝、晶體管和量子物理學等方面的關鍵技術突破，以及先進制程上的進展。在外界看來，英特爾此次高調宣布多項突破，意在與臺積電和三星公開叫板。

　　今年7月，英特爾發布史上最完整的技術路線圖，加碼半導體制程工藝和封裝技術，希望借助創新研究重回行業領導地位。英特爾在IEDM2021上發表多篇論文，向外界大秀肌肉，稱這是英特爾歷史上發表技術突破最多的一次。

　　日前，英特爾制造、供應鏈和營運集團副總裁、戰略規劃部聯席總經理盧東暉，對媒體詳細解讀了此次的多項技術突破。他在會上感言，研究中最難的就是探路，就好比爬山的人一眼能夠看到山頂在哪里，但是不清楚路該怎么走，要帶多少補給。

　　針對未來產品如何集成更多晶體管的問題，英特爾正在重點攻關核心微縮技術，主要的研究突破有三項。

　　突破一是使用混合鍵合技術將封裝中的互連密度提升10倍以上，對應的是英特爾在今年7月宣布計劃推出的Foveros Direct（3D封裝技術）。在業內角逐先進制程的背景下，3D堆疊技術已經成為各大廠商投入研究的重點，英特爾此次公布的封裝技術突破，展現了其在3D堆疊技術上的實力。

　　盧東暉解釋說，傳統技術是通過焊錫將兩個芯片進行連接，英特爾在研究的混合鍵成技術是讓金屬墊直接接觸，這樣會產生分子鍵合。“它最大的好處是連接的密度會急劇提升，至少是10倍的。這會讓每平方毫米達到有10000個連接，這是非常緊密的。以后的芯片上會有幾十億的晶體管，或者幾百億的晶體管，最后都要連起來，所以這是非常關鍵的突破。”盧東暉說道。

　　盧東暉指出，這項技術的制程非常敏感，需要用機械拋光磨平表面，因此化學機械拋光（SNP）和沉積的優化是非常關鍵的。此外，也需要行業統一的標準和測試程序。

　　突破二是達成晶體管30%至50%微縮面積的提升，對應的是英特爾此前宣布推出的GAA RibbonFET技術，該技術將用于Intel 20A上，以2nm工藝的形式在2024年推出。臺積電和三星都計劃在2025年投入2nm制程量產，英特爾此次高調宣布在先進制程上取得突破，是與臺積電和三星公開叫板。

　　英特爾在論文中宣布了這項技術在3D CMOS堆疊上的新突破，共有兩種方法。方法一是依序，具體的工藝流程是將下面一層晶圓先做好，再將上面一層翻過來再做另外一層晶圓，這樣能夠有效提高性能；方法二是自對準，一種是通過光刻機對準，另一種叫做自我對準，要通過干蝕或者是沉積手段讓晶圓自動對準。英特爾的自對準實現了55納米的柵極間距，盧東暉稱“這是非常了不起的突破”。

　　突破三是在為摩爾定律進入埃米時代趟路上發現新材料。英特爾提出用一種叫做TMD（過渡金屬硫化物）的二維材料代替硅成為電流通道，特點是在通道下面，有一層非常薄的，單層的二硫化物原子層，可以作為更短的通道。“硅的問題是無法繼續往下縮，再往下縮會出現很多量子效應，但二維材料有自己本身的特質，所以可以做得非常小。”盧東暉指出，英特爾在材料上最大的突破是用兩種不同的金屬去做金屬接觸，NMOS用的是銻，PMOS用的是釕，這樣能讓電容更小。

　　此外在功率器件方面，英特爾公布了兩項突破，一是在300毫米晶圓上首次和硅基CMOS集成氮化鎵基（GaN-based）功率器件。二是實現了鐵電存儲器2納秒的讀/寫能力。

　　在量子計算領域，英特爾展示了全球首例常溫磁電自旋軌道（MESO）邏輯器件，這表明未來有可能基于納米尺度的磁體器件制造出新型晶體管。據悉，英特爾和比利時微電子研究中心（IMEC）在自旋電子材料研究方面取得進展，使器件集成研究接近實現自旋電子器件的全面實用化。

　　作者丨張壹迪

　　編輯丨連曉東

　　美編丨馬利亞