要點

1.原美國國家半導體公司的設計人員提供了在30年~40年前做IC設計的挑戰性景象，以及這些經歷如何造就了今天的IC。

2.設計人員開發了所謂的工裝盒(kludge box)，用于驗證設計的性能，有時也被用作后續生產的測試設備。

3.設計者用仿真工具做驗證，但他們必須先做手工計算，而到80年代中期以前，做面包板一直是標準的方法。

4.凌力爾特公司共同創建人、工程副總裁兼首席技術官Bob Dobkin在原美國國家半導體公司度過了他的早期設計歲月，他創造性地使早期運放超過了1MHz帶寬極限。

歷史極具啟發性，從中能看到我們前輩的成功與失敗，告訴我們在生活中要避免什么和效仿什么。日常生活中如此，模擬IC和模擬電路的設計中也如此。創新型開發人員與創新性開發成果造就了21世紀的今天我們在設計中使用的模擬產品。本文深入探討了原美國國家半導體(NS)公司、德州儀器(TI)公司和凌力爾特(Linear)公司早期精密運放的開發工作。下一期還將關注Burr-Brown、ADI、Microchip和Maxim，以及模擬技術領域的先驅們。

運放IC的起源

經歷了IC發展過程中的痛苦后，有些設計者脫穎而出。其中一些人曾供職于原美國國家半導體公司(現在已被TI收購)，他們正指引著芯片設計工程師走出一條全新的成功之路，從而讓電路設計者獲得今天高要求市場所渴望的那種下一代IC。TI專家Dennis Monticelli表示，計算機發展的故事也是IC發展的故事，兩者無法分隔開來。他的合作人—首席技術官Erroll Dietz回憶起模擬IC的初期歲月，認為那是“電子的蠻荒西部”。這些設計者在工作中采用自己制定的設計規則，使用晶體管工具包的器件，用帶插座的覆銅板作為設計工具，以及使用分立的電阻與電容(圖1)。

TI公司著名技術專家Mike Maida稱：“工具包的器件都是在線性IC晶圓生產線上制造的晶體管，用金屬殼做外封裝。設計規則在IC布局中用間距作為約束，例如：基極與絕緣、基極內的射極，等等。設計者有時會對特殊情況找到自己的設計規則，如降低電壓，不過必須得到晶圓工程師的認可。我們有小的透明‘尺子’，可以測量IC合成圖上的間距。”

設計者采用Level 2 Spice做仿真，它使用改進的Grove方程，這是所有仿真器中最常用的MOS方程。HKJ Ihantola和JL Moll在1964年發現了這個方程(參考文獻1)。跨導在時間上的不連續性讓設計者遇到很大困難。例如，在數兆赫茲以上頻率做設計時，很難用面包板。Maida說：“仿真是70年代末期的事情，那時沒人仿真線性IC。”

同為TI資深技術專家的Don Archer稱：“對于強反型和弱反型之間的區域，Level 2 MOS模型有一個大的不連續性。當工作在準亞閾值區時，模型的不連續性對于收斂是一個大問題，并且，我們開始時還沒有建模小組。我們去測量工具包的器件，從而得到我們自己的模型參數。”

設計者還缺乏制作邏輯圖的能力，他們不得不手工輸入網表，包括射極、基極和集電極值，并手工生成一份邏輯圖，以檢查這些值的準確性。然后，他們再為手畫的邏輯圖加上仿真結點號。網表中的各個行可能看上去是這樣：Q1 8740NPN1，它代表了NPN1型器件，集電極結點為8，基極結點為7，射極結點為4，而基板結點為0。每只晶體管、電阻和電容都必須輸入類似的一行。

TI 公司技術總監FarhoodMoraveji說：“如果要看波形，我們就得用繪圖和打印指令，設定要打印或繪制的結點。對于分層的更復雜電路，我們必須采用子電路指令。后端工具根本不存在或很粗糙，DRC(設計規則檢查)與LVS(布局對邏輯圖)檢查都不是自動的，同事們用它做獨立的手動LVS檢查，驗證電路與布局的匹配性。”