隨著廣播行業(yè)視頻連接功能標(biāo)準(zhǔn)的不斷變化，我們的目標(biāo)是以免費(fèi)參考設(shè)計(jì)的方式提供幫助，創(chuàng)建插入式構(gòu)建模塊來(lái)解決系統(tǒng)級(jí)視頻連接功能問(wèn)題借助于更經(jīng)濟(jì)和集成度更高（與 ASSP 芯片相比）的解決方案，Xilinx 能夠讓您縮短產(chǎn)品設(shè)計(jì)周期，降低成本，并且使你的產(chǎn)品從競(jìng)爭(zhēng)產(chǎn)品中脫穎而出

　　我們提供相應(yīng)的視頻連接功能 IP 和參考設(shè)計(jì)文檔《面向廣播行業(yè)的音視頻連接功能解決方案》(www.xilinx.com/bvdocs/appnotes/xapp514.pdf)，包括有關(guān)SDI、HD-SDI、DVB-ASI、AES嵌入式音頻和音頻異步采樣速率轉(zhuǎn)換的章節(jié)每個(gè)章節(jié)都闡述了一個(gè)專(zhuān)門(mén)的視頻連接功能主題，而且鏈接到免費(fèi)的參考設(shè)計(jì)（Verilog 和 VHDL 格式），同時(shí)提供了相應(yīng)的實(shí)現(xiàn)示例

　　利用 XAPP514 章節(jié)中清晰簡(jiǎn)明的參考材料，設(shè)計(jì)人員能夠輕松地將符合這些標(biāo)準(zhǔn)的編碼器和解碼器整合到 FPGA 中還在這些章節(jié)中對(duì)參考設(shè)計(jì)代碼（提供 Verilog 和 VHDL 兩種格式）進(jìn)行了清晰的闡釋和說(shuō)明，如圖1所示

                   圖1：免費(fèi)的模塊化 Verilog 和 VHDL 參考設(shè)計(jì)的框圖示例

　　我們還提供一套驗(yàn)證平臺(tái)，該平臺(tái)可以快速輕松地測(cè)試視頻處理算法或者檢驗(yàn)連接功能性能我們新推出的 Xilinx® Virtex™-5 ML571 串行數(shù)字視頻 (SDV) 板 (www.cook-tech.com) ，可以用 Virtex-5 FPGA 來(lái)驗(yàn)證或者開(kāi)發(fā)視頻連接功能圖2給出了它的結(jié)構(gòu)圖；圖3是 ML571 開(kāi)發(fā)板的照片許多和 XAPP514 章節(jié)內(nèi)容相關(guān)的免費(fèi)參考設(shè)計(jì)都在 ML571 平臺(tái)上進(jìn)行過(guò)驗(yàn)證，驗(yàn)證過(guò)程中采用了廣播行業(yè)標(biāo)準(zhǔn)的測(cè)試設(shè)備

圖2：Xilinx ML571 SDV 視頻連接功能板的框圖

圖3：Xilinx ML571 SDV 視頻連接功能板

　　“ML571 開(kāi)發(fā)板再次表明 Xilinx 如何為客戶(hù)提供詳細(xì)的設(shè)計(jì)幫助，來(lái)解決廣播行業(yè)所面臨的切實(shí)問(wèn)題”Xilinx 公司系統(tǒng)和應(yīng)用工程部高級(jí)主管 Andy DeBaets 指出，“該開(kāi)發(fā)板不僅可以讓工程師輕松實(shí)現(xiàn)高級(jí)視頻網(wǎng)絡(luò)協(xié)議，同時(shí)還能大幅度提高系統(tǒng)集成度，降低系統(tǒng)成本和功耗，而且還能縮短設(shè)計(jì)周期”

　　您可以聯(lián)系 Xilinx 銷(xiāo)售代表，來(lái)觀看演示或者獲得這個(gè)開(kāi)發(fā)板，以便在自己的開(kāi)發(fā)板開(kāi)發(fā)出來(lái)之前就可以進(jìn)行新算法的測(cè)試工作希望本文和上述音頻/視頻連接功能文檔對(duì)您有所幫助但該文檔僅僅提供了少量有關(guān)利用 Xilinx 可編程邏輯器件進(jìn)行設(shè)計(jì)的信息，如果您希望獲得有關(guān)這些主題和內(nèi)容的更多最新信息，請(qǐng)登錄網(wǎng)站 www.xilinx.com/esp/broadcast

　　Virtex-5 的特性支持廣播產(chǎn)品設(shè)計(jì)

　　Virtex-5 可以很好地支持廣播產(chǎn)品設(shè)計(jì)，該產(chǎn)品系列所具有的如下獨(dú)特功能，可以提高產(chǎn)品性能、靈活性和可升級(jí)性：

　　高密度、高速、可重編程 ExpressFabrIC™ 技術(shù)

　　550MHz、36-Kb的雙端口 block RAM/FIFO

　　550MHz、25 x 18 DSP48E Slice

　　550MHz 的時(shí)鐘管理管道 (CMT)

　　SelectIO™ 技術(shù)

　　更低的功耗

　　Sparse chevron 封裝

　　上述特性將在本期《Xcell雜志》相關(guān)文章中進(jìn)行闡述如果您希望獲得這些特性和性能的詳細(xì)說(shuō)明，請(qǐng)登錄網(wǎng)站 www.xilinx.com/products/silicon_solutions/fpgas/virtex/virtex5/index.htm

　　Xilinx ML571 概述

　　這種新型串行數(shù)字視頻 (SDV) 板可用于演示和測(cè)試基于Xilinx Virtex-5 平臺(tái)FPGA 的高帶寬視頻通信通道這種板向您展示了如何輕松實(shí)現(xiàn)針對(duì)常見(jiàn)的行業(yè)標(biāo)準(zhǔn)（例如 HD-SDI）的高速串行接口

　　支持的標(biāo)準(zhǔn)和功能

　　Virtex-5 平臺(tái)整合了高性能、低功耗、千兆位級(jí)串行 I/O、三態(tài)以太網(wǎng) MAC、PowerPC™ 處理器以及 PCI Express 端點(diǎn)模塊，能夠支持比前代產(chǎn)品更多的網(wǎng)絡(luò)標(biāo)準(zhǔn)

　　ML571 板現(xiàn)在支持：

　　Virtex-5 XC5VLX50T-FF1136 FPGA（采用引腳兼容封裝形式的LX110T）

　　2個(gè) RocketIO™ GTP HD/SD-SDI 接收器和2個(gè) RocketIO GTP 發(fā)射器發(fā)射器具備 Gennum 三態(tài) 3 Gbps 電纜驅(qū)動(dòng)，同時(shí)，接收器也具備 Gennum 三態(tài) 3 Gbps 接收器均衡器所支持的標(biāo)準(zhǔn)包括：

       3 Gbps HD-SDI (SMPTE424M)、2.97 Gbps

　　HD-SDI 雙鏈路 (SMPTE372M) 1.485 Gbps、1.4835 Gbps

　　HD-SDI (SMPTE292M) 1.485 Gbps、1.4835 Gbps

　　SD-SDI (SMPTE 259M)、270 Mbps

　　DVB-ASI (CENELEC EN 50083-9 附錄 B)、270 Mbps

　　SelectIO 視頻輸入和輸出，提供差分 LVDS I/O它展示了 Virtex-5 SelectIO 接口發(fā)送和接收符合如下視頻標(biāo)準(zhǔn)的視頻流的能力：

　　SD-SDI (SMPTE 259M)、270 Mbps

　　DVB-ASI、270 Mbps

　　Select IO 技術(shù)、LVDS、AES3 數(shù)字音頻 (AES3id) I/O2個(gè) BNC 輸入連接器提供了2對(duì)立體聲 AES3id 數(shù)字音頻輸入2個(gè)BNC輸出提供了2對(duì)立體聲 AES3id 數(shù)字音頻輸出這些輸入端口符合 SMPTE 276M 75-Ω非均衡式 AES3 音頻輸入電氣規(guī)范

　　SDI AES 數(shù)字音頻，嵌入式和非嵌入式 (SMPTE272M-2004)

　　AES 數(shù)字音頻，高性能異步采樣速率轉(zhuǎn)換 (ASRC)

　　向以太網(wǎng)發(fā)送或從以太網(wǎng)接收 DVB-ASI，來(lái)實(shí)現(xiàn) IP 視頻

　　采用外部 DDR DRAM 的幀同步

　　同步分離器和同步鎖相功能同步分離器可以支持各種視頻同步源，包括兩級(jí)視頻同步和三級(jí)視頻同步 (HD 和SD)將從同步分離器得到的分離同步信號(hào)傳送到 FPGA，然后利用這些同步信號(hào)與 FPGA 上的任意 VCXO 時(shí)鐘源建立同步鎖相環(huán)

　　提供了一個(gè)與 XGI 兼容的擴(kuò)展連接器集合，來(lái)實(shí)現(xiàn)視頻 I/O 子板

　　2個(gè) 10/100/1000 以太網(wǎng)接口

　　調(diào)試 RS-232 串行端口

　　用于連接 Xilinx 下載電纜的六管腳 JTAG 配置接口

　　帶有 CompactFlash II 類(lèi)插槽的 Xilinx System ACE™ 配置控制器

　　結(jié)論

　　支持新型 AVB 設(shè)計(jì)以及幫助客戶(hù)實(shí)現(xiàn)基于 Xilinx FPGA 的設(shè)計(jì)，是一個(gè)很大挑戰(zhàn)讓 Xilinx 自豪的是，它始終能夠出色地滿(mǎn)足這些要求由于具有不同的協(xié)議和系統(tǒng)接口，很顯然，這些設(shè)計(jì)方案需要比 ASSP 和 ASIC 更高的性能、更低的成本這些挑戰(zhàn)為 Virtex-5 器件帶來(lái)了機(jī)遇，因?yàn)檫@些器件能夠讓您針對(duì) AVB 設(shè)備市場(chǎng)不斷變化的需求，設(shè)計(jì)出適當(dāng)?shù)慕鉀Q方案