Libero IDE v8.4環(huán)境下的FPGA數(shù)字系統(tǒng)設(shè)計(jì)
陳進(jìn)軍1，2 ，陳特放1
摘要： 詳細(xì)介紹了在Actel公司Libero集成開發(fā)環(huán)境下，利用各種集成的工具和EDA軟件進(jìn)行FPGA設(shè)計(jì)的過程和方法。通過具體實(shí)例，介紹了通過混合使用VHDL硬件編程語言、SmartDesign、IP核等多種設(shè)計(jì)手段實(shí)現(xiàn)一個(gè)雙端口RAM的方法，并給出相應(yīng)的仿真效果。
Abstract：
Key words :
摘 要：詳細(xì)介紹了在Actel公司Libero集成開發(fā)環(huán)境下，利用各種集成的工具和EDA軟件進(jìn)行FPGA設(shè)計(jì)的過程和方法。通過具體實(shí)例，介紹了通過混合使用VHDL硬件編程語言、SmartDesign、IP核等多種設(shè)計(jì)手段實(shí)現(xiàn)一個(gè)雙端口RAM的方法，并給出相應(yīng)的仿真效果。
關(guān)鍵詞：Libero IDE；FPGA；VHDL；SmartDesign；IP核；數(shù)字設(shè)計(jì)
此內(nèi)容為AET網(wǎng)站原創(chuàng)，未經(jīng)授權(quán)禁止轉(zhuǎn)載。