摘? 要: 介紹一種基于ISA總線的可編程數字信號發生器,其特點是:工作時鐘100MHz,用可編程邏輯器件EPLD作為核心元件,信號輸出多達16路,用LabWindows/CVI軟件設計的PC機虛擬儀器面板,界面友好,操作方便。并給出了硬件原理框圖。
關鍵詞: ISA總線 可編程 數字信號發生器 虛擬儀器
?
在通訊、電子、自動控制中,經常需要非周期的、能精確定時的數字信號,用以產生測試信號或模擬控制的時序。國內現有的可程控信號發生器輸出信號頻率較低(幾kHz～幾MHz)、輸出路數較少(一般為兩、三路)且結構復雜、操作不方便,難以滿足現代電子技術發展的需要。
為此,我們開發了一種各路輸出的波形可獨立地任意編輯、最小輸出方波步長為10ns、信號輸出多達16路、每路信號基長為256K單元的可編程數字信號發生器。該儀器的核心元件為ALTERA公司的EPLD,以ISA總線插卡插入計算機,工作時鐘頻率為100MHz。用LabWindows/CVI軟件設計了虛擬儀器面板,界面友好,操作方便。該儀器已在中國科學技術大學、北京化學研究所等多家實驗室廣為應用,效果很好。
1 系統原理
在PC機上將編輯好的16路波形數據通過ISA總線寫入高速靜態RAM。電路首先要對ISA總線的I/O口地址以及讀寫控制等進行譯碼,再驅動一個18位的地址發生器(計數器)尋址256K×16bit RAM。PC機將寫入的數據讀回比較,若正確則允許觸發輸出信號(可以軟件觸發、外加脈沖觸發、手動按鈕觸發)。 輸出的信號首先要經過74F574鎖存,再經過74F245驅動輸出,輸出為TTL電平,每路最大驅動電流為64 mA。256K RAM內容可單次觸發輸出完停止,也可循環多次輸出,并且帶有觸發指示燈LED。
譯碼、地址發生器、片選及各種控制邏輯都在一片ALTERA的EPM7128SLC84-7片內實現。這比用分立元件可靠性大為提高,尤其在100MHz 時鐘頻率下,信號質量明顯改善。EPM7128SLC84-7片內可編程邏輯門有2500個,宏單元有128個,可用I/O片腳為68個。支持在線編程ISP(in-system programmability)，不用將芯片拔下重新燒錄,通過PC機標準串行口即可將編譯好的邏輯數據文件燒錄進片內,方便邏輯調試。開發工具軟件為Altera＇s MAX+PLUS II,該軟件是基于WINDOWS,具有邏輯編輯、編譯、功能仿真、時序仿真、時序分析等功能。
本系統采用了16片ISSI公司的高速靜態RAM :IS61C256AH-8(32K×8bit)，地址建立時間(address access)為8ns,數據保持時間(data hold time) 為2ns， 片選建立時間(CE access time )為8ns。
PC機I/O口地址可以在電路板上靈活設置以避免與別的I/O設備地址沖突,設置范圍為0320H～033FH。
系統硬件原理示意框圖見圖1。
?
2 主要特點
2.1 精確定時
該信號發生器由于采用了全數字結構,因而可以實現精確定時輸出時序。工作時鐘頻率為100MHz,決定了輸出步長為10ns。由于每路基長為256K單元,則最大輸出方波間隔為256×1024個步長,即262144×10ns=2.62144ms。也就是說,寬度為10ns的不同兩路輸出方波信號最小間隔為10ns，最大間隔為2.62144ms(見圖2),兩者雖然相差5個數量級,但最小間隔的定時絕對誤差與最大間隔的定時絕對誤差相同,僅取決于時鐘晶振的晃動。本系統時鐘采用高精度晶振,時鐘晃動僅為十幾ps， 故定時絕對誤差僅為十幾ps。
?
2.2 波形任意
各路可以獨立編輯生成各種周期波和非周期波。步長是由時鐘頻率決定的,固定為10ns，但周期波的周期、占空比可調,非周期方波寬度和間隔可調。都是可以以10ns的整數倍任意調制的。圖3示意幾種編輯生成的波形。
?
3 技術難點
本系統的時鐘頻率是100MHz,鎖存器的鎖存信號是100MHz， 所有的數據線信號頻率是50MHz,最低位地址線信號頻率是50MHz。在這種高速電路設計中,必須要考慮信號的反射、串擾、衰減等因素,這是同普通低速電路不同的。為此,我們采用了以下的措施:
· 為防止信號串擾及保證傳輸線阻抗均勻(終端阻抗匹配技術只對均勻阻抗有效),采用了四層電路板結構,中間兩層是電源層和地層,上下兩層是信號層。
· 為防止信號反射,對高速信號線(50MHz以上)都采用了阻抗匹配技術。對100MHz信號線還采用了偽同軸電纜技術。
· 由于本系統是采用了16片RAM,地址線及數據線的驅動問題就顯得非常突出。為此,將16片RAM分為四組,地址線每組由兩片74F245驅動,數據線每組由一片74F245驅動。18位地址線的低15位用來直接尋址RAM,最高3位地址線經138譯碼邏輯來產生片選信號。
· IS61C256AH-8的地址建立時間是8ns,數據保持時間是2ns。雖然從原理上講有4ns的時間范圍可供鎖存數據,但由于地址驅動芯片74F245的傳輸延遲時間(propagation time)范圍較大(1.5～6.5ns),雖經篩選但實測有效鎖存數據時間范圍仍不到2ns。這就要求精確調整鎖存器74F574的鎖存時序。當然,為確保片選、使能、讀寫正確也要仔細調整各時序。
· 在邏輯設計時,為確保第一和最后一個波形正確而采取了一些特殊措施。因為ALTERA EMP7128SLC-7的邏輯門延時為7.5ns,對于信號輸出完即停止方式,為確保第一個波形正確必須提前一個周期啟動地址發生器,為確保最后一個波形正確必須提前一個周期關閉地址發生器。所有時序調整主要是在EPLD片內完成,用Altera＇s MAX+PLUS II的時序仿真來確定。
4 虛擬儀器軟件實現
所謂虛擬儀器就是用軟件來實現以往通用儀器才能完成的功能?，F在有很多工具軟件可以用來設計虛擬儀器。本系統采用美國國家儀器公司提供的LabWindows/CVI工具軟件設計。該軟件采用可視化編程,各種常用儀器面板庫功能強大,還可以直接調用ANSI C、VISUAL C等標準庫函數,實現各種復雜算法。
本虛擬儀器操作面板主要包括:I/O口地址選擇、波形編輯、波形輸入、觸發輸出、波形顯示、復位、退出等。
波形編輯:對256K個單元定義波形不可能逐一定義,本軟面板采用解析式來方便波形編輯。可以對單個通道單獨編輯,也可以對16個通道統一編輯(16個通道波形相同)。每個通道的波形定義都以文件保存。波形定義分為規則波形和不規則波形兩種。
規則波形定義:只需指定 起始點,終止點,高電平個數、低電平個數?？梢詫?56K分為若干段分別定義為不同的規則波,也可以將256K定義為單一規則波。
例:ch_def1.dat?????? ;通道1波形定義文件
???? g??????????? ;規則波形標志符
??????????? 1??????????? ;1表示首先是高電平,接著是
??????????????????????????? 低電平;0 則相反
?????? ? 2，100，1，1??? ;表示第2～100范圍,由若干個1個高電平(每個10ns)
???????????????????????? ;和1個低電平(每個10ns)組成;
????????????????????????? 即:1H1L1H1L1H1L......
?????? ? 101，2000，1，3??;表示第101～2000范圍,由若干
???????????????????????????個1個高電平(每個10ns)
??????????? ?????? ;和3個低電平(每個10ns)組成
??????????????????????????;即:1H3L1H3L1H3L......
????????????? ??????????? ;其余全是低電平。
不規則波形定義:只需指定 高電平(或低電平),起始點,終止點。
????例:ch_def2.dat? ;通道2波形定義文件
???? u?????? ;不規則波形標志符
?????? 1?????? ;1表示是高電平;0 則相反
?????? ? 5， 6????? ;表示第5～6范圍,全是高電平。
?200，202?? ;表示第200～202范圍,全是高電平。
??????????????????? ;其余全是低電平。
波形顯示:可以在計算機顯示器上預覽16個通道的波形。這樣,可以直觀地檢驗用解析式編輯的波形是否滿足要求。
總之,設計一個工作時鐘100MHz、16路輸出信號、每路信號基長256K單元、波形編輯方便的可編程數字信號發生器還是有一定的技術難度的。本信號發生器的輸出信號用400MHz示波器觀察,波形正確無誤。經采用終端阻抗匹配技術后,信號反射(上沖、下沖)均小于5%。事實證明,該儀器的軟硬件設計是成功的。100MHz可編程數字信號發生器在電子、通訊等各個領域有著廣泛的應用前景,尤其是在需要非周期的、能精確定時的數字信號,用以產生測試信號或模擬控制的時序等場合。
?
參考文獻
1 ALTERA.Device Data Book 1998
2 NATIONAL INSTRUMENTS.LabWindows/CVI User?Interface Reference Manual.1996
3 MOTOROLA.FACT DATA.1993