| 基于FPGA與DDR2 SDRAM的大容量異步FIFO緩存設計 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大?。?span>319 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：為了滿足高速實時數據采集系統對所采集海量數據進行緩存的要求,通過研究FIFO的基本工作原理,利用FPGA和DDR2 SDRAM設計了一種高速大容量異步FIFO。使用Xilinx提供的存儲器接口生成器(MIG)實現FPGA與DDR2的存儲器接口,并結合片上FIFO和相應的控制模塊完成FIFO的基本框架結構。詳細介紹了各個組成模塊的功能和原理,并設計了專門的測試模塊。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2