| FPGA設(shè)計的驗證技術(shù)及其應(yīng)用原則 | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：serena | |
| 文檔大小：295 K | |
| 標(biāo)簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：FPGA設(shè)計和驗證工程師當(dāng)今面臨的最大挑戰(zhàn)之一是時間和資源制約。隨著FPGA在速度、密度和復(fù)雜性方面的增加，完成一個完整時序驗證對人力和計算機(jī)處理器、存儲器提出了更多更高的要求。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
Copyright ? 2005-2024 華北計算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2