| 基于DSP和FPGA的實時圖像壓縮系統設計 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大小：337 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：提出了一種基于高頻幀攝像頭的高頻幀實時圖像壓縮技術,以此技術為基礎,使用TMS320CDM642和EP2C35 FPGA相結合,設計了一種高頻幀實時圖像處理器硬件系統.該系統采用2片SRAM乒乓結構,以及基于TI公司DSP/BIOS和支持XDAIS的JPEG2000壓縮算法，實現,100幀/s的壓縮速度,系統同時解決了圖像壓縮中容量和速度的問題,實驗了采集和壓縮過程的同步進行,大大提高了圖像壓縮速度. | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2