| 用FPGA實現SAR實時信號處理的進一步研究 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大小：275 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：高時效性是SAR成像系統的一個關鍵性能，要求處理的數據量大、運算量大和快速進行實時處理。SAR成像運算量主要集中在距離向和方位向的壓縮處理上，常用的壓縮處理方案是采用高速DSP實現，這種方法曾被認為是SAR實時處理的最佳硬件實現方案。但是，近幾年可編程器件的發展，使得FPGA成為比DSP更為優越的壓縮處理方式。結合工程實踐，介紹了采用ALTERA公司的Strat6ix系列芯片實現SAR實時處理機系統的具體設計方案。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2