| 一種基于DAB正交頻分復用系統的變長度高速FFT處理器的硬件設計 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大?。?span>413 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：從分析對比現有FFT實現技術的角度出發，選擇采用基2/4/8的單步延遲FFT結構、16位的定點Q15數據表示格式，完成了一種FFT處理器的設計。通過三個選擇器實現了變長度設計，同時還進行了乘法單元的優化，用Altera公司的StratixⅡ系列FPGA綜合驗證了其功能。最終基于Charter標準單元庫的0.35?滋m CMOS工藝進行了實現，采用Synopsis Design Compiler進行了綜合，結果表明后仿真功能正確，在50MHz的工作頻率下，完成2 048、1 024、512點FFT分別僅需40.94?滋s、20.46?滋s和10.22?滋s，達到了高速設計的目的。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2