| 利用賽靈思器件上的 INT8優(yōu)化開發(fā)嵌入式視覺 | |
| 所屬分類：白皮書 | |
| 上傳者：serena | |
| 文檔大小：634 K | |
| 標(biāo)簽： Xilinx 嵌入式視覺 INT8 | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：本白皮書探討將 INT8 運(yùn)算用于實(shí)現(xiàn)在賽靈思 DSP48E2 片上、使用深度學(xué)習(xí)推斷和計(jì)算機(jī)視覺功能的嵌入式視覺應(yīng)用，以及這種方案與其他 FPGA 的對(duì)比。與占用相同資源數(shù)量的其他 FPGA 相比，賽靈思的 DSP 架構(gòu)對(duì) INT8 乘法累加(MACC) 運(yùn)算能實(shí)現(xiàn) 1.75 倍的峰值解決方案級(jí)性能。由于嵌入式視覺應(yīng)用可以在不犧牲準(zhǔn)確性的情況下使用較低位精度，因此需要高效的 INT8 實(shí)現(xiàn)方案。 | |
| 現(xiàn)在下載 | |
| VIP會(huì)員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2