| 基于FPGA的同步數(shù)據(jù)采集處理系統(tǒng)的設(shè)計與實現(xiàn) | |
| 所屬分類：技術(shù)論文 | |
| 上傳者：aet | |
| 文檔大小：191 K | |
| 標簽： FPGA | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：針對目前多通道數(shù)據(jù)采集系統(tǒng)的局限，以EP1K50系列的FPGA為核心控制模塊，AD7656為模數(shù)轉(zhuǎn)化芯片實現(xiàn)了精度為16位、最大采集速率為250kS/s的同步模擬信號采集系統(tǒng)，采用Flash存儲采集到的數(shù)據(jù)，且可以通過PC104總線將數(shù)據(jù)傳輸?shù)缴衔粰C。給出了系統(tǒng)的電路設(shè)計、關(guān)鍵模塊邏輯圖以及軟件流程圖。 | |
| 現(xiàn)在下載 | |
| VIP會員，AET專家下載不扣分；重復(fù)下載不扣分，本人上傳資源不扣分。 | |
FPGA 相關(guān)資源
Copyright ? 2005-2024 華北計算機系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號-2