| 高速可配置RSA密碼協處理器的ASIC設計 | |
| 所屬分類：技術論文 | |
| 上傳者：aet | |
| 文檔大小：179 K | |
| 所需積分：0分積分不夠怎么辦？ | |
| 文檔介紹：提出了一種基于嵌入式系統的高速、可配置RSA密碼協處理器的ASIC設計方案，可實現256 bit到2 048 bit的RSA加密運算。為了提高運算速度，采用改進的高基模乘算法和流水線結構；為了消除協處理器與內存之間的通信速度瓶頸，使用DMA直接訪問方式；同時，數據輸入輸出都使用雙口存儲體，形成加解密數據流，本文將該加解密協處理器簡稱為SPU（Streaming Processing Unit）。 | |
| 現在下載 | |
| VIP會員，AET專家下載不扣分；重復下載不扣分，本人上傳資源不扣分。 | |
Copyright ? 2005-2024 華北計算機系統工程研究所版權所有 京ICP備10017138號-2