- 格式 資料名稱 上傳者 下載量 上傳時(shí)間
-
NI Educational Laboratory Virtual Instrumentation Suite (NI ELVIS)
wwei
4
2019-08-12
標(biāo)簽： NIELVIS III
-
Verilog_HDL_華為入門教程
leroy
2691
2019-03-19
標(biāo)簽： FAPG
-
通信原理基于創(chuàng)龍DSP+FPGA TMS320C665x，F(xiàn)PGA端基于Xilinx Artix-7處理器簡介
Tronlong
3319
2019-01-29
標(biāo)簽： DSP+FPGA創(chuàng)龍TMS320C665xXilinx Artix-7通信原理
-
gardner 位同步 fpga實(shí)現(xiàn)
maerzaizai
3146
2019-01-17
標(biāo)簽： Gardner算法FPGA位同步
-
基于TI KeyStone C66x多核定點(diǎn)/浮點(diǎn)DSP TMS320C6678 + Xilinx Kintex-7 FPGA的高性能信號(hào)處理器簡介
Tronlong
3090
2019-01-11
標(biāo)簽： TMS320C6678 + Xilinx Kintex-7TI KeyStone C66x高性能信號(hào)處理器簡介
-
基于創(chuàng)龍TMS320C6678 DSP+ Xilinx Kintex-7 FPGA工業(yè)核心板簡介
Tronlong
2511
2019-01-11
標(biāo)簽： TMS320C6678 DSP+ Xilinx Kintex-7 FPGA工業(yè)核心板
-
Digital Design with RTL Design, VHDL, and Verilog Solution Manual
shishu8385
2456
2019-01-02
標(biāo)簽： FPGA
-
fpga 時(shí)序約束 IO DELAY簡介
woshilanglong
5343
2018-12-16
標(biāo)簽： FPGA
-
Xilinx PCIe-dma ip核官方教程
sxw9511
2613
2018-10-21
標(biāo)簽： 數(shù)據(jù)手冊(cè)
-
賽靈思AI引擎及其應(yīng)用
yangh
10
2018-10-18
標(biāo)簽： Xilinx5GAI
-
使用賽靈思 Alveo 加速器卡 加速 DNN
yangh
4
2018-10-18
標(biāo)簽： XilinFPGADNN加速卡
-
Versal首款自適應(yīng)加速平臺(tái)ACAP
yangh
3
2018-10-18
標(biāo)簽： XilinxFPGAACAPVersal
-
vivado DDR2參考代碼
骨折者說
5459
2018-08-13
標(biāo)簽： Vivadoverilog 編程DDR
-
基于Zynq-7000高速數(shù)據(jù)采集解決方案
Tronlong
5975
2018-06-07
標(biāo)簽： Zynq-7000高速數(shù)據(jù)采集
-
HLS
wangdongyang916
9860
2018-03-24
標(biāo)簽： FPGAVIVADO
-
vivado中約束文件
ting021520
5933
2018-01-30
標(biāo)簽： Vivadoio_planning
-
經(jīng)典匯編語言教程
serena
7
2018-01-23
標(biāo)簽： 匯編語言
-
TMS320C5402與外設(shè)（中文）
serena
8
2018-01-23
標(biāo)簽： TMS320C5402外設(shè)
-
入門者最通俗的匯編語言學(xué)習(xí)資料
serena
36
2018-01-23
標(biāo)簽： 匯編語言
-
入門者最通俗的C語言學(xué)習(xí)教程
serena
33
2018-01-23
標(biāo)簽： C語言
Copyright ? 2005-2024 華北計(jì)算機(jī)系統(tǒng)工程研究所版權(quán)所有 京ICP備10017138號(hào)-2