如圖是具有多級(jí)輸出的延遲電路。電路中采用了運(yùn)算放大器作比較器，當(dāng)運(yùn)算放大器A1的同相輸入端加電壓 VE后，在運(yùn)算放大器A2、A3、A4同相輸入端上的電壓VC1將沿著指數(shù)曲線規(guī)律上升。運(yùn)算放大器的反相輸入端加入由分級(jí)分壓器提供的電壓。因此各運(yùn)算放大器輸入在Vc1由零變?yōu)?VB(電源電壓)的t1、t2、t3時(shí)刻，分別使各輸出信號(hào)翻轉(zhuǎn)，從而實(shí)現(xiàn)了VA1、VA2、VA3逐級(jí)延時(shí)的目的。注意本電路使用了雙電源，即正電源 VE、 VB與負(fù)電源-VB。
