Altera 和 Xilinx都發(fā)布了28nm FPGA，都集成了 28Gb/s收發(fā)器。
1. 性能對(duì)比
2. 測(cè)試對(duì)比
Altera Demo板使用huber suhner MMPX 65 GHz snap connectors和2.4mm Cable，經(jīng)過FCI Airmax 連接器20寸10G Base KR背板到連接器板，再通過cable環(huán)回到FPGA，整個(gè)鏈路長度超過40寸。使用BERTScope 的CRU和帶精密時(shí)鐘和CDR單元的DSA8200. 示波器整體本底抖動(dòng)200fs。
Xilinx Demo只展示了發(fā)射端的眼圖測(cè)試，并請(qǐng)來了SI界的大牛Howard Johnson做特邀嘉賓。測(cè)試儀器為86100C+86108，本底抖動(dòng)60fs，使用參考時(shí)鐘如下SRS CG635。
3. 眼圖對(duì)比
Altera 10Gbps收發(fā)器發(fā)送端眼圖，通過PCB上1寸多長的通道。
10Gbps PRBS信號(hào)經(jīng)過超40寸長的鏈路后，接收端通過CTLE和DFE均衡的眼圖。
Xilinx 28Gbps收發(fā)器發(fā)送端眼圖
Altera 28Gbps發(fā)射端眼圖，針對(duì)視頻上公布的這個(gè)眼圖，Xilinx這么說：全球著名的信號(hào)完整性專家Howard Johnson博士在賽靈思官網(wǎng)上發(fā)布的一段視頻中對(duì)Virtex-7 HT FPGA的28Gbps串行接收器進(jìn)行了演示，該演示采用實(shí)際的PRBS31模式，并獲得了非常完美的眼圖，顯示其傳輸信號(hào)的質(zhì)量非常好，幾乎沒有什么抖動(dòng)。而其競(jìng)爭(zhēng)對(duì)手在其網(wǎng)站上公布的25Gbps串行收發(fā)器性能演示眼圖，開眼率不到Xilinx的1/2，而且信號(hào)質(zhì)量不好，抖動(dòng)較厲害。
Xilinx公司Serial IO高級(jí)產(chǎn)品市場(chǎng)經(jīng)理Panch Chandrasekaran說：“盡管我們的主要競(jìng)爭(zhēng)對(duì)手在新聞稿中對(duì)外宣稱其28nm FPGA實(shí)現(xiàn)了66個(gè)28Gbps收發(fā)器，但實(shí)際上他們至今給客戶演示的28nm FPGA只有4個(gè)28Gbps收發(fā)器(實(shí)際性能只有25Gbps)。
事實(shí)上，作為同時(shí)滿足符合OIF CEI-28G 標(biāo)準(zhǔn)(光互聯(lián)論壇的28Gbps通用電氣輸入輸出規(guī)范)的28Gbps收發(fā)器，必須都滿足最低的收發(fā)器時(shí)鐘抖動(dòng)性能，兩者的PLL單元均基于LC tack技術(shù)；也必須滿足最小的接收機(jī)抖動(dòng)預(yù)算 0.3UI。