臺(tái)積電推進(jìn)先進(jìn)制程馬不停蹄，7納米將接續(xù)10納米于明年下半年大量產(chǎn)出，搶得技術(shù)領(lǐng)先之優(yōu)勢(shì)。合作伙伴IP廠商新思科技宣布成功完成臺(tái)積公司7納米FinFET制程IP組合的投片。
新思科技昨日宣布針對(duì)臺(tái)積電公司7納米制程技術(shù)，已成功完成DesignWare基礎(chǔ)及介面PHY IP組合的投片，其中包括邏輯庫(kù)、嵌入式存儲(chǔ)器、嵌入式測(cè)試及修復(fù)、USB 3.1/2.0、USB-C 3.1/DisplayPort 1.4、DDR4/3、MIPI D-PHY、PCI Express 4.0/3.1、乙太網(wǎng)絡(luò)及SATA 6G。
其他DesignWare IP，包括LPDDR4x、HBM2 和MIPI M-PHY，預(yù)計(jì)于2017年完成投片。
與16FF+制程相比，臺(tái)積電公司7納米制程能讓設(shè)計(jì)人員降低功耗達(dá)60%或提升35%的效能。藉由提供針對(duì)臺(tái)積公司最新7納米制程的IP組合，新思科技協(xié)助設(shè)計(jì)人員達(dá)到行動(dòng)、車用及高效能運(yùn)算應(yīng)用在功耗及效能上的要求。
上市時(shí)程方面，用于臺(tái)積電公司7納米制程的DesignWare基礎(chǔ)及介面IP組合已經(jīng)上市;STAR存儲(chǔ)器系統(tǒng)解決方案已可用于所有臺(tái)積公司制程技術(shù)。
本月11日，Xilinx(賽靈思)、ARM(安謀國(guó)際)、Cadence Design Systems、以及臺(tái)積電共同宣布，聯(lián)手打造全球首款加速器專屬快取互連一致性測(cè)試芯片(Cache Coherent Interconnect for Accelerators, CCIX)，采用臺(tái)積公司的7納米FiNFET制程技術(shù)，將于2018年正式量產(chǎn)。
該測(cè)試芯片旨在提供概念驗(yàn)證的硅芯片，展現(xiàn)CCIX的各項(xiàng)功能，證明多核心高效能Arm CPU能透過(guò)互連架構(gòu)和芯片外的FPGA加速器同步運(yùn)作。
此測(cè)試芯片預(yù)計(jì)于2018年第1季初投片，量產(chǎn)芯片預(yù)訂于2018下半年開(kāi)始出貨。